

日 本 国 特 許 庁  
JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2000年10月19日

出 願 番 号

Application Number:

特願2000-318805

出 願 人


Applicant(s):

三洋電機株式会社

2001年 8月 3日

特 許 庁 長 官  
Commissioner,  
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3068984

【書類名】 特許願

【整理番号】 KIA1000076

【提出日】 平成12年10月19日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内

【氏名】 菊地 修一

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内

【氏名】 西部 栄次

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内

【氏名】 鈴木 ▲たく▼也

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代表者】 近藤 定男

【代理人】

【識別番号】 100111383

【弁理士】

【氏名又は名称】 芝野 正雅

【連絡先】 電話 03-3837-7751 法務・知的財産部  
東京事務所

【手数料の表示】

【予納台帳番号】 013033

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9904451

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置とその製造方法

【特許請求の範囲】

【請求項 1】 一導電型の半導体基板上に第 1、第 2 のゲート酸化膜を介して形成されたゲート電極と、当該ゲート電極に隣接するように形成された逆導電型の低濃度及び高濃度のソース・ドレイン領域とを有する半導体装置において、

低濃度及び高濃度のソース領域に隣接するように形成された一導電型の低濃度領域及び高濃度領域とを具備したことを特徴とする半導体装置。

【請求項 2】 前記逆導電型の低濃度のソース領域と前記一導電型の低濃度領域とが、前記基板に注入された導電型の異なる 2 種類の不純物が同時に拡散処理されて成ることを特徴とする請求項 1 に記載の半導体装置。

【請求項 3】 一導電型の半導体基板上のソース・ドレイン形成領域上に開口を有する第 1 のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に逆導電型の第 1 の不純物をイオン注入して第 1 の不純物注入領域を形成する工程と、

前記基板上の前記ソース形成領域近傍に開口を有する第 2 のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に一導電型の第 2 の不純物をイオン注入して第 2 の不純物注入領域を形成する工程と、

前記第 1、第 2 の不純物を拡散させて逆導電型の低濃度のソース・ドレイン領域を形成すると共に当該低濃度のソース領域に隣接するように一導電型の低濃度領域を形成する工程と、

前記基板上に形成した耐酸化性膜をマスクに選択酸化して所定領域に素子分離膜を形成すると共に第 1 のゲート酸化膜を形成した後に、当該素子分離膜及び第 1 のゲート酸化膜以外の領域に第 2 のゲート酸化膜を形成する工程と、

前記第 1 のゲート酸化膜から第 2 のゲート酸化膜上に跨るようにゲート電極を形成する工程と、

前記基板上の高濃度のソース・ドレイン形成領域上に開口を有する第 3 のレジスト膜を形成する工程と、

前記第 3 のレジスト膜、前記ゲート電極、前記素子分離膜及び前記第 1 のゲ-

ト酸化膜をマスクにして前記基板に逆導電型の第3の不純物をイオン注入して前記ゲート電極の一端部に隣接するように前記低濃度のソース領域内の極近傍に逆導電型の高濃度のソース領域を形成すると共に前記ゲート電極の他端部から離間された領域に逆導電型の高濃度のドレイン領域を形成する工程と、

前記一導電型の低濃度領域上に開口を有する第4のレジスト膜を形成した後に当該レジスト膜をマスクにして前記基板に一導電型の第4の不純物をイオン注入して前記低濃度領域内に一導電型の高濃度領域を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

【請求項4】 前記逆導電型の低濃度のソース・ドレイン領域と前記一導電型の低濃度領域とを形成する工程が、前記基板に注入された導電型の異なる第1及び第2の不純物を同一拡散工程により同時に拡散処理することを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】 前記逆導電型の低濃度のソース・ドレイン領域を形成する工程がリンイオンから成る前記第1の不純物をイオン注入し拡散させるもので、一導電型の低濃度領域を形成する工程がボロンイオンから成る前記第2の不純物をイオン注入し拡散させるものであることを特徴とする請求項3または請求項4に記載の半導体装置の製造方法。

【請求項6】 前記逆導電型の低濃度のソース・ドレイン領域を形成する工程がリンイオンから成る前記第1の不純物をイオン注入し拡散させるもので、一導電型の低濃度領域を形成する工程がボロンイオンから成る前記第2の不純物をイオン注入し拡散させるもので、前記高濃度のソース・ドレイン領域を形成する工程がヒ素イオンから成る前記第3の不純物をイオン注入したもので、前記一導電型の高濃度領域を形成する工程がニフツ化ボロンイオンから成る第4の不純物をイオン注入したものであることを特徴とする請求項3に記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体装置とその製造方法に関し、更に言えば、駆動能力の低下を

抑えつつ、動作耐圧の向上を図る技術に関する。

【0002】

【従来の技術】

図6は従来の半導体装置を説明するための断面図である。

【0003】

図6において、51は一導電型、例えばP型の半導体基板で、当該基板51上にゲート酸化膜52を介してゲート電極53が形成され、当該ゲート電極53に隣接するように片側LDD構造のソース・ドレイン領域が形成されている。即ち、ソース領域側には前記ゲート電極53に隣接するように高濃度(N+型)のソース領域55が形成され、ドレイン領域側には前記ゲート電極53に隣接するように低濃度(N-型)のドレイン領域54が形成され、当該低濃度のドレイン領域54内に高濃度(N+型)のドレイン領域56が形成された片側LDD構造のソース・ドレイン領域を有する半導体装置である。

【0004】

【発明が解決しようとする課題】

上述したようなドレイン領域側にしか高電圧が印加されない片側LDD構造の半導体装置において、ドレイン領域側は、電界が集中するのを緩和するために前述したように高濃度のドレイン領域56を低濃度のドレイン領域54で囲んでいたが、ソース領域側は高濃度のソース領域55だけであった。

【0005】

このような構造の半導体装置であっても静的な耐圧に関しては、特に問題にする必要はなかった。しかし、動作時には、以下に説明する問題が発生していた。

【0006】

即ち、ソース領域(エミッタ領域)、基板(ベース領域)、そしてドレイン領域(コレクタ領域)から成るバイポーラ構造において、エミッタ領域は高濃度のソース領域55が剥き出しのため、キャリアの注入効率が良く、少ない基板電流( $I_{sub}$ )で容易にバイポーラトランジスタがオンしてしまう。

【0007】

つまり、バイポーラトランジスタにおける電流利得 $\beta$ が高いため、両側LDD

構造の半導体装置に比して動作時のドレイン耐圧が低下してしまう。

【0008】

ここで、一般的に用いられている両側LDD構造を採用すれば電流利得 $\beta$ が下がり確かに耐圧はもつが、本来、ソース側は耐圧を必要としないにもかかわらず、ソース側にも通常のLDD構造を採用することで、図6に示すようなドレイン側と同様のドリフト領域の距離(L)を持つことになり、オン抵抗が上昇し、駆動能力が低下することになる。

【0009】

【課題を解決するための手段】

そこで、上記課題に鑑みて本発明の半導体装置は、一導電型の半導体基板上に第1、第2のゲート酸化膜を介して形成されたゲート電極と、当該ゲート電極に隣接するように形成された逆導電型の低濃度及び高濃度のソース・ドレイン領域とを有するものにおいて、前記低濃度及び高濃度のソース領域に隣接するように形成された一導電型の低濃度領域及び高濃度領域とを具備したことを特徴とする。

【0010】

また、その製造方法は、前記基板上のソース・ドレイン形成領域上に開口を有する第1のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に逆導電型の第1の不純物をイオン注入して第1の不純物注入領域を形成する。次に、前記基板上の前記ソース形成領域近傍に開口を有する第2のレジスト膜を形成し、当該レジスト膜をマスクにして前記基板に一導電型の第2の不純物をイオン注入して第2の不純物注入領域を形成する。続いて、前記第1、第2の不純物を拡散させて逆導電型の低濃度のソース・ドレイン領域を形成すると共に、当該低濃度のソース領域に隣接するように一導電型の低濃度領域を形成する。更に、前記基板上に形成した耐酸化性膜をマスクに選択酸化して所定領域に素子分離膜を形成すると共に第1のゲート酸化膜を形成した後に、当該素子分離膜及び第1のゲート酸化膜以外の領域に第2のゲート酸化膜を形成し、前記第1のゲート酸化膜から第2のゲート酸化膜上に跨るようにゲート電極を形成する。また、前記基板の高濃度のソース・ドレイン形成領域上に開口を有する第3のレジスト膜を形成

した後に、当該レジスト膜、前記ゲート電極、前記素子分離膜及び前記第1のゲート酸化膜をマスクにして前記基板に逆導電型の第3の不純物をイオン注入して前記ゲート電極の一端部に隣接するように前記低濃度のソース領域内の極近傍に逆導電型の高濃度のソース領域を形成すると共に、前記ゲート電極の他端部から離間された領域に逆導電型の高濃度のドレイン領域を形成する。そして、前記一導電型の低濃度領域上に開口を有する第4のレジスト膜を形成した後に、当該レジスト膜をマスクにして前記基板に一導電型の第4の不純物をイオン注入して前記低濃度領域内に一導電型の高濃度領域を形成する工程とを具備したことを特徴とする。

## 【0011】

このとき、前記逆導電型の低濃度のソース領域と前記一導電型の低濃度領域とを形成する工程が、前記基板に注入された導電型の異なる第1及び第2の不純物を同一拡散工程により同時に拡散処理することを特徴とする。

## 【0012】

これにより、逆導電型の高濃度のソース領域に隣接するように一導電型の高濃度領域を形成することで、ソース領域近傍の電位をより強固に固定し、基板電流によるバイポーラ動作が起こり難くすることができ、しかも、逆導電型の高濃度のソース領域及び一導電型の高濃度領域をそれぞれに包み込むように逆導電型の低濃度のソース領域及び一導電型の低濃度領域を形成し、かつ拡散深さ $X_j$ を互いに同じ位まで深く形成することで、基板の比較的深い箇所までソース領域近傍の電位を抑えることができ、より電位を固定することができる。

## 【0013】

## 【発明の実施の形態】

以下、本発明の半導体装置とその製造方法に係る一実施形態について図面を参照しながら説明する。

## 【0014】

本発明の半導体装置は、図5に示すように一導電型、例えばP型の半導体基板1上に第1のゲート酸化膜5Aから第2のゲート酸化膜6に跨るようにゲート電極7が形成されている。また、前記ゲート電極7の一端（第2のゲート酸化膜6



の一端部)に隣接するように低濃度(LN型)のソース領域3Aが形成され、当該低濃度のソース領域3A内の極近傍に高濃度(N+型)のソース領域8Aが形成されている。更に、前記ゲート電極7の他端(第2のゲート酸化膜6の他端部)に隣接するように低濃度(LN型)のドレイン領域3Bが形成され、当該低濃度のドレイン領域3A内の前記第1のゲート酸化膜5Aの一端部に隣接するように高濃度(N+型)のドレイン領域8Bが形成されている。そして、本発明の特徴である前記低濃度のソース領域3Aに隣接するように一導電型(LP型)の低濃度領域4が形成され、前記高濃度のソース領域8Aに隣接するように一導電型(P+型)の高濃度領域9が形成されている。

## 【0015】

そして、このような構成を採用することで、従来のようなソース・ドレイン領域とも略対称な低濃度のソース・ドレイン領域を有するLDD構造の半導体装置に比してドリフト領域を持たないため、その駆動能力の低下を抑えつつ、電流利得 $\beta$ のみを引き下げることができる。従って、動作時におけるドレイン耐圧を向上させることができる。

## 【0016】

更には、高濃度(N+型)のソース領域8Aに隣接するように一導電型(P+型)の高濃度領域9を形成することで、ソース領域近傍の電位がより強固に固定され、基板電流によるバイポーラ動作が起こり難くすることができる。

## 【0017】

しかも、高濃度(N+型)のソース領域8A及び一導電型(P+型)の高濃度領域9をそれぞれに包み込むように低濃度(LN型)のソース領域3A及び一導電型(LP型)の低濃度領域4を形成し、かつ後述するように同一熱処理のため、拡散深さ $X_j$ が互いに同じ位にまで深く形成されることで、基板の比較的深い箇所までソース領域近傍の電位を抑えることができ、より電位を固定することができる。

## 【0018】

以下、上記半導体装置の製造方法について図面を参照しながら説明する。

## 【0019】

先ず、図 1 において、P 型の半導体基板 1 上に形成したレジスト膜をマスクにし、不純物をイオン注入して不純物注入領域を形成する。尚、図 1 では、その開口幅が少なくともドレイン形成領域側よりもソース形成領域側が狭くなるように形成された不図示のレジスト膜をマスクにして、リンイオンをおよそ  $100\text{ KeV}$  の加速電圧で、およそ  $6 \times 10^{12} / \text{cm}^2$  の注入量でイオン注入し、第 1 の不純物注入領域 2 を形成した後の、第 2 の不純物注入領域 4 を形成する工程を示している。即ち、前記第 1 の不純物注入領域 2 を形成した後に、第 2 の不純物注入領域形成領域上に開口を有するレジスト膜 (PR) 3 をマスクにして、ボロンイオンをおよそ  $80\text{ KeV}$  の加速電圧で、およそ  $1.9 \times 10^{13} / \text{cm}^2$  の注入量でイオン注入して、第 2 の不純物注入領域 4 を形成した状態を示している。

#### 【0020】

続いて、図 2 において、前記レジスト膜 (PR) 3 を除去した後に、前記リンイオン及びボロンイオンを熱拡散させて低濃度 (LN 型) のソース・ドレイン領域 3 A, 3 B を形成すると共に、当該低濃度 (LN 型) のソース領域 3 A に隣接するように一導電型 (LP 型) の低濃度領域 (低濃度の P 型領域) 4 を形成する。このとき、同一熱処理であるため、低濃度 (LN 型) のソース領域 3 A と一導電型 (LP 型) の低濃度領域 4 は、拡散深さ  $X_j$  が互いに同じ位にまで深く形成される。尚、このとき、 $1100^\circ\text{C}$  で 4 時間の熱拡散処理を施している。

#### 【0021】

次に、図 3 において、前記基板 1 上に不図示のパッド酸化膜及び所定領域 (第 1 のゲート酸化膜形成領域及び素子分離膜形成領域) に開口を有する耐酸化性膜としてのシリコン窒化膜を形成した後に、当該シリコン窒化膜をマスクにして周知な LOCOS 法により選択酸化しておよそ  $1000\text{ nm}$  の膜厚の第 1 のゲート酸化膜 5 A 及び素子分離膜 5 B をそれぞれ形成する。更に、前記パッド酸化膜及びシリコン窒化膜を除去した後に、前記第 1 のゲート酸化膜 5 A 及び素子分離膜 5 B が形成されていない基板 1 上を熱酸化しておよそ  $150\text{ nm}$  の膜厚の第 2 のゲート酸化膜 6 を形成する。そして、前記基板 1 上におよそ  $400\text{ nm}$  の膜厚のポリシリコン膜を形成し、当該ポリシリコン膜を導電化処理した後に、不図示のレジスト膜をマスクにパターニングして前記第 1 のゲート酸化膜 5 A から第 2 の

ゲート酸化膜 6 に跨るようにゲート電極 7 を形成する。このとき、ゲート電極 7 が形成された以外の基板 1 上の第 2 のゲート酸化膜 6 は除去される。

## 【 0 0 2 2 】

更に、図 4 において、前記基板 1 上に形成したレジスト膜 1 1 をマスクにして、前記ゲート電極 7 の一端部に隣接するように N 型の不純物をイオン注入し、また前記ゲート電極 7 の他端部から離間され、かつ前記第 1 のゲート酸化膜 5 A の一端部に隣接するように N 型の不純物をイオン注入して、前記低濃度のソース領域 3 A 内の極近傍に高濃度 (N + 型) のソース領域 8 A を形成すると共に、前記低濃度のドレイン領域 3 B 内の前記第 1 のゲート酸化膜 5 A の一端部に隣接するように高濃度 (N + 型) のドレイン領域 8 B を形成する。このとき、ヒ素イオンをおよそ 8 0 K e V の加速電圧で、およそ  $6 \times 10^{15} / \text{cm}^2$  の注入量でイオン注入している。

## 【 0 0 2 3 】

更にまた、図 5 に示すように前記基板 1 上に形成したレジスト膜 1 2 をマスクにして、前記高濃度 (N + 型) のソース領域 8 A に隣接するように P 型の不純物をイオン注入して、前記一導電型 (L P 型) の低濃度領域 4 内に一導電型 (P + 型) の高濃度領域 (高濃度の P 型領域) 9 を形成する。このとき、ボロンイオンをおよそ 3 0 K e V の加速電圧で、およそ  $1.8 \times 10^{15} / \text{cm}^2$  の注入量でイオン注入している。

## 【 0 0 2 4 】

以下図示した説明は省略するが、全面に層間絶縁膜を形成し、前記ソース・ドレイン領域にコンタクトするように当該層間絶縁膜にコンタクト孔を形成した後に、当該コンタクト孔を介してソース・ドレイン電極を形成する。

## 【 0 0 2 5 】

このように本発明の製造方法では、前述したように前記基板 1 表層に形成した低濃度のソース領域 3 A 内の極近傍に高濃度のソース領域 8 A を (図 6 に示すようなドリフト領域の距離 (L) を持たせずに) 形成することができ、従来の両側 LDD 構造の半導体装置にみられるドリフト領域の距離 (L) に起因する駆動能力の低下 (オン抵抗が上昇する) という問題を抑止でき、電流利得  $\beta$  のみを引き

下げることができる。従って、動作時におけるドレイン耐圧を向上させることができる。

## 【 0 0 2 6 】

しかも、高濃度（N+型）のソース領域 8 A 及び一導電型（P+型）の高濃度領域 9 をそれぞれに包み込むように低濃度（LN型）のソース領域 3 A 及び一導電型（LP型）の低濃度領域 4 を形成することで、基板の比較的深い箇所までソース領域近傍の電位がより強固に固定され、基板電流によるバイポーラ動作が起こり難くすることができる。

## 【 0 0 2 7 】

更に言えば、いわゆる片側 LDD 構造の半導体装置における高濃度（N+型）のソース領域 8 A に隣接するように一導電型（P+型）の高濃度領域 9 を形成するだけでもソース領域近傍の電位が固定され、基板電流によるバイポーラ動作が起こり難くすることができる。

## 【 0 0 2 8 】

## 【発明の効果】

本発明によれば、低濃度のソース領域の極近傍に高濃度のソース領域を（従来のようなドリフト領域の距離を持たせずに）形成することで、従来の両側 LDD 構造の半導体装置にみられるドリフト領域の距離に起因する駆動能力の低下という問題を抑止でき、電流利得  $\beta$  のみを引き下げ、動作時におけるドレイン耐圧を向上させることができる。

## 【 0 0 2 9 】

また、逆導電型の高濃度のソース領域に隣接するように一導電型の高濃度領域を形成することで、ソース領域近傍の電位が固定され、基板電流によるバイポーラ動作が起こり難くなり、動作時におけるドレイン耐圧を向上させることができる。

## 【 0 0 3 0 】

更に、逆導電型の高濃度のソース領域及び一導電型の高濃度領域をそれぞれに包み込むように逆導電型の低濃度のソース領域及び一導電型の低濃度領域を形成することで、基板の比較的深い箇所までソース領域近傍の電位がより強固に固定

され、基板電流によるバイポーラ動作が起こり難くすることができる。

【図面の簡単な説明】

【図 1】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図 2】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図 3】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図 4】

本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図 5】


本発明の一実施形態の半導体装置の製造方法を示す断面図である。

【図 6】


従来の半導体装置を示す断面図である。

【書類名】 図面


【図 1】




【図 2】




【图 3】




【図 4】



【図 5】



【図 6】





【書類名】 要約書

【要約】

【課題】 動作時のドレイン耐圧を向上させる。

【解決手段】 本発明の半導体装置は、P型の半導体基板1上にゲート酸化膜5 A、6を介して形成されたゲート電極7と、当該ゲート電極7に隣接するように形成されたN型の低濃度のソース・ドレイン領域3 A、3 B及び高濃度のソース・ドレイン領域8 A、8 Bとを有するものにおいて、前記低濃度及び高濃度のソース領域3 A、8 Aに隣接するように形成されたP型の低濃度領域4 及びP型の高濃度領域9 とを具備したことを特徴とする。

【選択図】 図5

出 願 人 履 歴 情 報

識別番号 [000001889]

1. 変更年月日	1993年10月20日
[変更理由]	住所変更
住 所	大阪府守口市京阪本通2丁目5番5号
氏 名	三洋電機株式会社